锁相环（PLL）
锁相环（PLL）
锁相环（PLL）是一种反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位输出。
关键特性
INS83XX系列锁相环芯片，具有极低相位噪声和抖动特性，可编程带宽、双PLL、支持任意频率输入输出，保持模式下时钟精度优于0.05ppm。
应用
时钟去抖锁相环（PLL）
| 规格型号 | 输出路数 | 输出电平 | 输出频率 （MHz） | RMS抖动 （fs） | 输入路数 | 输入电平 | 电源电压 |
|---|---|---|---|---|---|---|---|
| INS8320 | 14 | LVDS/ LVPECL/ LVCMOS | DC ~ 3000 | < 125 | 3 | LVDS/ LVPECL/ LVCMOS/ Crystal | 3.3 |
低噪射频锁相环（RFPLL）
| 规格型号 | 集成VCO | 归一化相噪 （dBc/Hz） | RMS最大输出频率 （GHz） |
|---|---|---|---|
| INS85XX | 是 | -230 | 10 |